半導体の世界に長年つきまとってきた「限界の壁」が、また一段破られた。
IBMが発表した試作チップには、爪ほどの面積に約1000億個のトランジスタが詰め込まれている。同社の2021年最先端技術と比べてトランジスタ密度は2倍。しかも、処理速度は最大50%向上し、消費電力は最大70%削減できるという。
「縮める」から「積み上げる」へ
チップの性能向上は長年、トランジスタをより小さくすることで実現されてきた。しかしナノメートル（nm）レベル——1ナノメートルは10億分の1メートル——まで微細化が進むと、量子効果と呼ばれる物理現象が邪魔をして電気の制御が難しくなる。横方向に縮める方法には、物理的な限界が近づいていた。
IBMが選んだのは別の方向だ。「ナノスタック・アーキテクチャ」と呼ばれるこの技術では、トランジスタを2層に垂直積み重ねる（CFET構造）。各層には厚さ15原子分のシートが3枚使われている。
一戸建てを建て増し続けるのではなく、高層マンションを建てたようなイメージだ。
なぜAIに関係するのか
この技術が重要なのは、電力消費の問題と直結しているからだ。
現在、AIの処理を担うデータセンターは莫大な電力を消費しており、各国で「AIが電気を食い尽くす」問題が深刻になっている。Google、Microsoft、Amazonは電力確保のために原子力発電所とまで契約し始めた。
消費電力が70%削減されれば、同じ電力でこれまでの3倍以上のAI処理が可能になる計算だ。あるいは、今と同じAI処理を、3分の1の電力でまかなえるようになる。
専門家「あと10〜15年は持つ」
半導体業界のリサーチ会社TechInsightsのダン・ハッチソン氏は「このチップはロードマップにさらに10〜15年の延命をもたらす」と語っている。
1965年に提唱された「ムーアの法則（半導体の性能は2年ごとに2倍になる）」はここ数年で明らかに鈍化しており、業界内ではその終焉が囁かれていた。今回の発表は、その予測を覆す可能性がある。
課題と実用化のタイムライン
ただし、今回はあくまで試作品の段階だ。
多層構造にすることで、製造時に欠陥が生まれやすくなるという問題がある。また、製造プロセスで温度を400℃以下に保つ必要があるなど、量産化には解決すべき課題が残っている。
IBMは実際のデータセンター向けGPU・CPUとして普及するには「今後10年程度」かかると見ており、すぐに市販チップに搭載されるわけではない。
それでも「朗報」であることに変わりはない
AI時代が本格化するほど、半導体の限界が問われる場面は増えていく。今回の発表は即座に消費者の手元に届くものではないが、AIをより少ないエネルギーで動かすための基礎技術が着実に進んでいることを示している。
次の10年、AIはもっと少ない電力で、もっと多くのことができるようになるかもしれない。
